1/3/1. (Item 1 from file: 351)
DIALOG(R) File 351: Derwent WPI
(c) 2006 The Thomson Corporation. All rts. reserv.

0013276065 - Drawing available WPI ACC NO: 2003-362161/200334

XRPX Acc No: N2003-289206

Multi-thread execution method for parallel processing system, involves determining forkability of slave thread and executing fork instructions of slave thread or subsequent instruction of master thread

Patent Assignee: NEC CORP (NIDE)

Inventor: MATSUSHITA S; OHSAWA T; OSAWA H
Patent Family (5 patents, 3 countries)

	Patent	_		Application				
	Number	Kind	Date	Number	Kind	Date	Update	
	US 20030014471	A1	20030116	US 2002133409	A	20020429	200334	В
	JP 2003029984	Α	20030131	JP 2001212246	Α	20010712	200334	E
_	GB 2381610	Α	20030507	GB 200216272	Α	20020712	200338	E
	JP 3702813	В2	20051005	JP 2001212246	A	20010712	200565	E
	GB 2381610	В	20060222	GB 200216272	А	20020712	200615	\mathbf{E}

Priority Applications (no., kind, date): JP 2001212246 A 20010712

Patent Detail	s					
Number	Kind	Lan	Pg	Dwg	Filing Notes	
US 2003001447	1 A1	EN	40	24		
JP 2003029984	A	JA	21			
JP 3702813	В2	JA	28		Previously issued patent	JP 2003029984

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-029984

(43) Date of publication of application: 31.01.2003

(51)Int.CI.

G06F 15/16 G06F 15/177

(21)Application number: 2001-212246

(71)Applicant: NEC CORP

(22)Date of filing:

12.07.2001

(72)Inventor: OSAWA HIROSHI

MATSUSHITA SATOSHI

(54) MULTITHREAD EXECUTION METHOD AND PARALLEL PROCESSOR SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a multithread execution method executing the processing of a program without failure and without the interruption of the processing even in the case that a free processor capable of generating a slave thread is not present at the point in time of the fork instruction of a master thread while preventing the increase of the amount of hardware due to the provision of many register files and the increase of overheads at the time of the process changeover of an OS.

SOLUTION: At the time of dividing a single program into a plurality of threads A-C and parallelly executing them in a plurality of processors PE1 and PE2, the forking possibility of the slave thread B to the other processor PE2 by the fork instruction in the master thread A executed in the processor PE1 is judged and the slave thread B is forked to the processor PE2 when forking is possible. When forking is impossible, the fork instruction is invalidated, succeeding instructions after the fork

instruction are continuously executed in the processor PE1 and then the instruction group of the slave thread B is executed in the processor PE1.

LEGAL STATUS

[Date of request for examination]

17.01.2002

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3702813

[Date of registration]

29.07.2005

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-29984 (P2003-29984A)

(43)公開日 平成15年1月31日(2003.1.31)

(51) Int.Cl. ⁷		識別記号	F I	テーマコード(参考)
G06F	9/46	360	G06F 9/46	360B 5B045
	15/16	6 1 0	15/16	610Z 5B098
	15/177	674	15/177	674A
		6 8 1		681B

審査請求 有 請求項の数22 OL (全 21 頁)


(21)出願番号	特願2001-212246(P2001-212246)	(71)出願人 000004237 日本電気株式会社
(22)出願日	平成13年7月12日(2001.7.12)	東京都港区芝五丁目7番1号 (72)発明者 大澤 拓
		東京都港区芝五丁目7番1号 日本電気株式会社内
		(72)発明者 松下 智 東京都港区芝五丁目7番1号 日本電気株 式会社内
		(74)代理人 100088959 弁理士 境 廣巳
		Fターム(参考) 5B045 CG11 5B098 AA10 GA05 CC14
		1

(54) 【発明の名称】 マルチスレッド実行方法及び並列プロセッサシステム

(57)【要約】

【課題】 多数のレジスタファイルを持つことによるハードウェア量の増加、OSのプロセス切り替え時におけるオーバヘッドの増大を防止しつつ、親スレッドのフォーク命令時点で子スレッドを生成できる空きのプロセッサが存在しない場合でも処理の中断無しにプログラムの処理を支障なく遂行できるマルチスレッド実行方法を提供する。

【解決手段】 単一のプログラムを複数のスレッドA~Cに分割し、複数のプロセッサPE1、PE2で並列に実行する際、プロセッサPE1で実行している親スレッドA中のフォーク命令による他プロセッサPE2への子スレッドBのフォーク可能性を判定し、フォーク可能ならば子スレッドBをプロセッサPE2にフォークし、フォーク不可能ならば、フォーク命令を無効化してプロセッサPE1でフォーク命令以降の後続命令を引き続き実行した後、子スレッドBの命令群をプロセッサPE1で実行する。



【特許請求の範囲】

【請求項1】 単一のプログラムを複数のスレッドに分割し複数のプロセッサで並列に実行するマルチスレッド 実行方法において、

親スレッド中のフォーク命令による他プロセッサへの子スレッドのフォーク可能性を判定し、フォーク可能ならば前記子スレッドをフォークし、フォーク不可能ならば前記親スレッドを実行しているプロセッサで前記フォーク命令以降の後続命令を引き続き実行した後に前記子スレッドの命令群を実行することを特徴とするマルチスレ 10ッド実行方法。

【請求項2】 前記フォーク可能性の判定を前記フォーク命令の時点でのみ実施する請求項1記載のマルチスレッド実行方法。

【請求項3】 前記フォーク可能性の判定は、前記フォーク命令の時点で前記子スレッドの実行を開始できる他のプロセッサが存在するか否かによって行う請求項2記載のマルチスレッド実行方法。

【請求項4】 前記フォーク可能性の判定を前記フォーク命令の時点及びその時点でフォーク不可能と判定した場合には前記フォーク命令以降の時点でも実施する請求項1記載のマルチスレッド実行方法。

【請求項5】 前記フォーク命令の時点での前記フォーク可能性の判定は、前記子スレッドの実行を開始できる他のプロセッサが存在するか否かによって行い、前記フォーク命令以降の時点での前記フォーク可能性の判定は、前記親スレッドのレジスタファイルが更新される前に前記子スレッドの実行を開始できる他のプロセッサが生じたか否かによって行う請求項4記載のマルチスレッド実行方法。

【請求項6】 前記フォーク命令の時点での前記フォーク可能性の判定は、前記子スレッドの実行を開始できる他のプロセッサが存在するか否かによって行い、前記フォーク命令以降の時点での前記フォーク可能性の判定は、前記親スレッドのレジスタファイル中のレジスタのうち前記子スレッドに継承すべきレジスタが更新される前に前記子スレッドの実行を開始できる他のプロセッサが生じたか否かによって行う請求項4記載のマルチスレッド実行方法。

【請求項7】 前記子スレッドのフォークが行われたときに前記親スレッドを実行する前記プロセッサに設けたフォークドビットをセットし、前記フォークドビットがセットされた前記プロセッサで実行中のスレッドのターム命令は有効化し、前記フォークドビットがセットされない前記プロセッサで実行中のスレッドのターム命令は無効化する請求項1乃至6の何れか1項に記載のマルチスレッド実行方法。

【請求項8】 前記親スレッドのフォーク命令の時点でフォーク先アドレスを前記親スレッドを実行する前記プロセッサに設けたレジスタに保存し、前記子スレッドの

フォークが行われたときに前記親スレッドを実行する前記プロセッサに設けたフォークドビットをセットし、前記フォークドビットがセットされており且つプログラムカウンタの値が前記レジスタに保存された前記フォーク先アドレスと一致した前記プロセッサはスレッドの処理を終了する請求項1乃至6の何れか1項に記載のマルチスレッド実行方法。

各々プログラムカウンタ及びレジスタフ 【請求項9】 ァイルを独立に有し前記プログラムカウンタに従ってス レッドの命令を同時にフェッチ、解釈、実行する複数の プロセッサを備え、何れかの前記プロセッサで実行され ている親スレッド中のフォーク命令によって指定された フォーク先アドレスから始まる子スレッドの実行を、前 記フォーク命令時点の前記親スレッドのレジスタファイ ルのうち少なくとも前記子スレッドで必要なレジスタの 値を前記子スレッドに継承させて、他の前記プロセッサ に開始させる機能を備えた並列プロセッサシステムにお けるマルチスレッド実行方法において、(a)親スレッ ド中のフォーク命令の時点で前記フォーク命令による他 プロセッサへの子スレッドのフォーク可能性を、前記子 スレッドの実行を開始できる他のプロセッサが存在する か否かによって判定するステップ、(b)フォーク可能 ならば前記子スレッドをフォークして前記親スレッドを 実行する前記プロセッサに設けたフォークドビットをセ ットし、フォーク不可能ならば前記フォーク命令を無効 化し、前記親スレッドを実行しているプロセッサで前記 フォーク命令以降の後続命令を引き続き実行するステッ プ、(c)前記フォークドビットがセットされた前記プ ロセッサで実行中のスレッドのターム命令は有効化し、 前記フォークドビットがセットされない前記プロセッサ

で実行中のスレッドのターム命令は無効化するステップ、を含むことを特徴とするマルチスレッド実行方法。 【請求項10】 各々プログラムカウンタ及びレジスタファイルを独立に有し前記プログラムカウンタに従ってスレッドの命令を同時にフェッチ、解釈、実行する複数のプロセッサを備え、何れかの前記プロセッサで実行されている親スレッド中のフォーク命令によって指定されたフォーク先アドレスから始まる子スレッドの実行を、

前記フォーク命令時点の前記親スレッドのレジスタファイルのうち少なくとも前記子スレッドで必要なレジスタの値を前記子スレッドに継承させて、他の前記プロセッサに開始させる機能を備えた並列プロセッサシステムにおけるマルチスレッド実行方法において、(a)親スレッドやのフォーク命令の時点で、フォーク先アドレスを前記親スレッドを実行する前記プロセッサに設けたレジスタに保存すると共に、前記フォーク命令による他プロセッサへの子スレッドのフォーク可能性を、前記子スレッドの実行を開始できる他のプロセッサが存在するか否かによって判定するステップ、(b)フォーク可能ならば前記子スレッドをフォークして前記親スレッドを実行

する前記プロセッサに設けたフォークドビットをセットし、フォーク不可能ならば前記フォーク命令を無効化し、前記親スレッドを実行しているプロセッサで前記フォーク命令以降の後続命令を引き続き実行するステップ、(c)前記フォークドビットがセットされており且つプログラムカウンタの値が前記レジスタに保存された前記フォーク先アドレスと一致した前記プロセッサはスレッドの処理を終了するステップ、を含むことを特徴と

するマルチスレッド実行方法。

【請求項11】 各々プログラムカウンタ及びレジスタ ファイルを独立に有し前記プログラムカウンタに従って スレッドの命令を同時にフェッチ、解釈、実行する複数 のプロセッサを備え、何れかの前記プロセッサで実行さ れている親スレッド中のフォーク命令によって指定され たフォーク先アドレスから始まる子スレッドの実行を、 前記フォーク命令時点の前記親スレッドのレジスタファ イルのうち少なくとも前記子スレッドで必要なレジスタ の値を前記子スレッドに継承させて、他の前記プロセッ サに開始させる機能を備えた並列プロセッサシステムに おけるマルチスレッド実行方法において、(a)親スレ ッド中のフォーク命令の時点で、フォーク先アドレスを 前記親スレッドを実行する前記プロセッサに設けたレジ スタに保存すると共に、前記フォーク命令による他プロ セッサへの子スレッドのフォーク可能性を、前記子スレ ッドの実行を開始できる他のプロセッサが存在するか否 かによって判定するステップ、(b)ステップaの判定 がフォーク可能ならば前記子スレッドをフォークして前 記親スレッドを実行する前記プロセッサに設けたフォー クドビットをセットし、フォーク不可能ならば前記フォ ーク命令によるフォークを保留し、前記親スレッドを実 行しているプロセッサで前記フォーク命令以降の後続命 令を引き続き実行するステップ、(c)ステップbでフ ォークを保留した場合、前記フォーク命令以降の後続命 令の実行と並行して、前記フォーク命令による他プロセ ッサへの子スレッドのフォーク可能性を、前記親スレッ ドのレジスタファイルの更新前に前記子スレッドの実行 を開始できる他のプロセッサが生じたか否かによって判 定し、フォーク可能と判定された時点で、前記レジスタ に保存されたフォーク先アドレスに従って子スレッドを フォークして前記親スレッドを実行する前記プロセッサ に設けたフォークドビットをセットするステップ、

(d) 前記フォークドビットがセットされた前記プロセッサで実行中のスレッドのターム命令は有効化し、前記フォークドビットがセットされない前記プロセッサで実行中のスレッドのターム命令は無効化するステップ、を含むことを特徴とするマルチスレッド実行方法。

【請求項12】 各々プログラムカウンタ及びレジスタファイルを独立に有し前記プログラムカウンタに従ってスレッドの命令を同時にフェッチ、解釈、実行する複数のプロセッサを備え、何れかの前記プロセッサで実行さ

れている親スレッド中のフォーク命令によって指定され たフォーク先アドレスから始まる子スレッドの実行を、 前記フォーク命令時点の前記親スレッドのレジスタファ イルのうち少なくとも前記子スレッドで必要なレジスタ の値を前記子スレッドに継承させて、他の前記プロセッ サに開始させる機能を備えた並列プロセッサシステムに おけるマルチスレッド実行方法において、(a)親スレ ッド中のフォーク命令の時点で、フォーク先アドレスを 前記親スレッドを実行する前記プロセッサに設けたレジ スタに保存すると共に、前記フォーク命令による他プロ セッサへの子スレッドのフォーク可能性を、前記子スレ ッドの実行を開始できる他のプロセッサが存在するか否 かによって判定するステップ、(b)ステップaの判定 がフォーク可能ならば前記子スレッドをフォークして前 記親スレッドを実行する前記プロセッサに設けたフォー クドビットをセットし、フォーク不可能ならば前記フォ ーク命令によるフォークを保留し、前記親スレッドを実 行しているプロセッサで前記フォーク命令以降の後続命 令を引き続き実行するステップ、(c) ステップaでフ オーク不可能と判定された場合、前記フォーク命令以降 の後続命令の実行と並行して、前記フォーク命令による 他プロセッサへの子スレッドのフォーク可能性を、前記 親スレッドのレジスタファイルの更新前に前記子スレッ ドの実行を開始できる他のプロセッサが生じたか否かに よって判定し、フォーク可能となった時点で、前記レジ スタに保存されたフォーク先アドレスに従って子スレッ ドをフォークして前記親スレッドを実行する前記プロセ ッサに設けたフォークドビットをセットするステップ、

4

(d) 前記フォークドビットがセットされており且つプログラムカウンタの値が前記レジスタに保存された前記フォーク先アドレスと一致した前記プロセッサはスレッドの処理を終了するステップ、を含むことを特徴とするマルチスレッド実行方法。

【請求項13】 各々プログラムカウンタ及びレジスタ ファイルを独立に有し前記プログラムカウンタに従って スレッドの命令を同時にフェッチ、解釈、実行する複数 のプロセッサを備え、何れかの前記プロセッサで実行さ れている親スレッド中のフォーク命令によって指定され たフォーク先アドレスから始まる子スレッドの実行を、 前記フォーク命令時点の前記親スレッドのレジスタファ イルのうち少なくとも前記子スレッドで必要なレジスタ の値を前記子スレッドに継承させて、他の前記プロセッ サに開始させる機能を備えた並列プロセッサシステムに おけるマルチスレッド実行方法において、(a)親スレ ッド中のフォーク命令の時点で、フォーク先アドレスを 前記親スレッドを実行する前記プロセッサに設けたレジ スタに保存すると共に、前記フォーク命令による他プロ セッサへの子スレッドのフォーク可能性を、前記子スレ ッドの実行を開始できる他のプロセッサが存在するか否 かによって判定するステップ、(b)ステップaの判定

20

がフォーク可能ならば前記子スレッドをフォークして前 記親スレッドを実行する前記プロセッサに設けたフォー クドビットをセットし、フォーク不可能ならば前記フォ ーク命令によるフォークを保留し、前記親スレッドを実 行しているプロセッサで前記フォーク命令以降の後続命 令を引き続き実行するステップ、(c)ステップaでフ オーク不可能と判定された場合、前記フォーク命令以降 の後続命令の実行と並行して、前記フォーク命令による 他プロセッサへの子スレッドのフォーク可能性を、前記 親スレッドのレジスタファイル中のレジスタのうち前記 子スレッドに継承すべきレジスタが更新される前に前記 子スレッドの実行を開始できる他のプロセッサが生じた か否かによって判定し、フォーク可能と判定された時点 で、前記レジスタに保存されたフォーク先アドレスに従 って子スレッドをフォークして前記親スレッドを実行す る前記プロセッサに設けたフォークドビットをセットす るステップ、(d)前記フォークドピットがセットされ た前記プロセッサで実行中のスレッドのターム命令は有 効化し、前記フォークドビットがセットされない前記プ ロセッサで実行中のスレッドのターム命令は無効化する ステップ、を含むことを特徴とするマルチスレッド実行 方法。

【請求項14】 各々プログラムカウンタ及びレジスタ ファイルを独立に有し前記プログラムカウンタに従って スレッドの命令を同時にフェッチ、解釈、実行する複数 のプロセッサを備え、何れかの前記プロセッサで実行さ れている親スレッド中のフォーク命令によって指定され たフォーク先アドレスから始まる子スレッドの実行を、 前記フォーク命令時点の前記親スレッドのレジスタファ イルのうち少なくとも前記子スレッドで必要なレジスタ の値を前記子スレッドに継承させて、他の前記プロセッ サに開始させる機能を備えた並列プロセッサシステムに おけるマルチスレッド実行方法において、(a)親スレ ッド中のフォーク命令の時点で、フォーク先アドレスを 前記親スレッドを実行する前記プロセッサに設けたレジ スタに保存すると共に、前記フォーク命令による他プロ セッサへの子スレッドのフォーク可能性を、前記子スレ ッドの実行を開始できる他のプロセッサが存在するか否 かによって判定するステップ、(b)ステップaの判定 がフォーク可能ならば前記子スレッドをフォークして前 記親スレッドを実行する前記プロセッサに設けたフォー クドピットをセットし、フォーク不可能ならば前記フォ ーク命令によるフォークを保留し、前記親スレッドを実 行しているプロセッサで前記フォーク命令以降の後続命 令を引き続き実行するステップ、(c)ステップaでフ オーク不可能と判定された場合、前記フォーク命令以降 の後続命令の実行と並行して、前記フォーク命令による 他プロセッサへの子スレッドのフォーク可能性を、前記 親スレッドのレジスタファイル中のレジスタのうち前記

子スレッドの実行を開始できる他のプロセッサが生じたか否かによって判定し、フォーク可能と判定された時点で、前記レジスタに保存されたフォーク先アドレスに従って子スレッドをフォークして前記親スレッドを実行する前記プロセッサに設けたフォークドビットをセットするステップ、(d)前記フォークドビットがセットされており且つプログラムカウンタの値が前記レジスタに保存された前記フォーク先アドレスと一致した前記プロセッサはスレッドの処理を終了するステップ、を含むことを特徴とするマルチスレッド実行方法。

【請求項15】 単一のプログラムを複数のスレッドに 分割し複数のプロセッサで並列に実行する並列プロセッ サシステムにおいて、親スレッド中のフォーク命令によ る他プロセッサへの子スレッドのフォーク可能性を判定 する手段と、フォーク可能ならば前記子スレッドをフォ ークし、フォーク不可能ならば前記親スレッドを実行し ているプロセッサで前記フォーク命令以降の後続命令を 引き続き実行した後に前記子スレッドの命令群を実行す る手段とを備えたことを特徴とする並列プロセッサシス テム。

【請求項16】 前記フォーク可能性の判定を前記フォーク命令の時点でのみ実施する構成を有する請求項15 記載の並列プロセッサシステム。

【請求項17】 前記フォーク可能性の判定は、前記フォーク命令の時点で前記子スレッドの実行を開始できる他のプロセッサが存在するか否かによって行う請求項16記載の並列プロセッサシステム。

【請求項18】 前記フォーク可能性の判定を前記フォーク命令の時点及びその時点でフォーク不可能と判定し た場合には前記フォーク命令以降の時点でも実施する構成を有する請求項15記載の並列プロセッサシステム。

【請求項19】 前記フォーク命令の時点での前記フォーク可能性の判定は、前記子スレッドの実行を開始できる他のプロセッサが存在するか否かによって行い、前記フォーク命令以降の時点での前記フォーク可能性の判定は、前記親スレッドのレジスタファイルが更新される前に前記子スレッドの実行を開始できる他のプロセッサが生じたか否かによって行う請求項18記載の並列プロセッサシステム。

【請求項20】 前記フォーク命令の時点での前記フォーク可能性の判定は、前記子スレッドの実行を開始できる他のプロセッサが存在するか否かによって行い、前記フォーク命令以降の時点での前記フォーク可能性の判定は、前記親スレッドのレジスタファイル中のレジスタのうち前記子スレッドの実行を開始できる他のプロセッサが生じたか否かによって行う請求項18記載の並列プロセッサシステム。

親スレッドのレジスタファイル中のレジスタのうち前記 【請求項21】 前記子スレッドのフォークが行われた 子スレッドに継承すべきレジスタが更新される前に前記 50 ときに前記親スレッドを実行する前記プロセッサに設け

たフォークドビットをセットする手段と、前記フォークドビットがセットされた前記プロセッサで実行中のスレッドのターム命令は有効化し、前記フォークドビットがセットされない前記プロセッサで実行中のスレッドのターム命令は無効化する手段とを備えた請求項15乃至20の何れか1項に記載の並列プロセッサシステム。

【請求項22】 前記親スレッドのフォーク命令の時点でフォーク先アドレスを前記親スレッドを実行する前記プロセッサに設けたレジスタに保存する手段と、前記子スレッドのフォークが行われたときに前記親スレッドを実行する前記プロセッサに設けたフォークドビットをセットする手段とを備え、前記フォークドビットがセットされており且つプログラムカウンタの値が前記レジスタに保存された前記フォーク先アドレスと一致した前記プロセッサはスレッドの処理を終了する構成を有する請求項15乃至20の何れか1項に記載の並列プロセッサシステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は並列プロセッサシステムにおけるプログラム並列実行方法に関し、より具体的には単一のプログラムを複数のスレッドに分割して複数のプロセッサにより並列に実行するマルチスレッド実行方法及び並列プロセッサシステムに関する。

[0002]

【従来の技術】単一のプログラムを並列プロセッサシステムで並列に処理する手法として、プログラムをスレッドと呼ぶ命令流に分割して複数のプロセッサで並列に実行するマルチスレッド実行方法があり、この方法を記載した文献として、特開平10-27108号公報(以下、文献1と称す)、「On Chip Multip rocessor指向 制御並列アーキテクチャMUS CATの提案」(並列処理シンポジュウムJSPP97論文集、情報処理学会、pp. 229-236、May 1997)(以下、文献2と称す)、特開平10-78880号公報(以下、文献3と称す)等がある。以下、これらの従来文献に記載されたマルチスレッド実行方法について説明する。

【0003】一般にマルチスレッド実行方法において、他のプロセッサ上に新たなスレッドを生成することを、スレッドをフォーク(fork)すると言い、フォーク動作を行った側のスレッドを親スレッド、生成された新しいスレッドを子スレッド、スレッドをフォークする箇所をフォーク点、子スレッドの先頭箇所をフォークたアドレスまたは子スレッドの開始点と呼ぶ。文献1~3では、スレッドのフォークを指示するためにフォークにはフォーク命令が挿入される。フォーク命令にはフォーク先アドレスが指定され、フォーク命令の実行によりそのフォーク先アドレスから始まる子スレッドが他プロセッサ上に生成され、子スレッドの実行が開始される。ま

た、スレッドの処理を終了させるターム(term)命令と呼ばれる命令が用意されており、各プロセッサはターム命令を実行することによりスレッドの処理を終了する。

【0004】図22に従来のマルチスレッド実行方法の 処理の概要を示す。同図(a)は3つのスレッドA、 B、Cに分割された単一のプログラムを示す。このプロ グラムを単一のプロセッサで処理する場合、同図(b) に示すように1つのプロセッサPEがスレッドA、B、 Cを順番に処理していく。これに対して文献1~3のマ ルチスレッド実行方法では、同図(c)に示すように、 1つのプロセッサPE1にスレッドAを実行させ、プロ セッサPE1でスレッドAを実行している最中に、スレ ッドAに埋め込まれたフォーク命令によってスレッドB を他のプロセッサPE2に生成し、プロセッサPE2に おいてスレッドBを実行させる。また、プロセッサPE 2はスレッドBに埋め込まれたフォーク命令によってス レッドCをプロセッサPE3に生成する。プロセッサP E1、PE2はそれぞれスレッドB、Cの開始点の直前 に埋め込まれたターム命令によってスレッドの処理を終 了し、プロセッサPE3はスレッドCの最後の命令を実 行すると、その次の命令(一般にはシステムコール命 令)を実行する。このように複数のプロセッサでスレッ ドを同時に並行して実行することにより、逐次処理に比 べて性能の向上が図られる。

【0005】従来の他のマルチスレッド実行方法として、図22(d)に示すように、スレッドAを実行しているプロセッサPE1からフォークを複数回行うことにより、プロセッサPE2にスレッドBを、またプロセッ30 サPE3にスレッドCをそれぞれ生成するマルチスレッド実行方法も存在する。この図22(d)のモデルに対して、図22(c)に示したようにスレッドはその生存中に高々1回に限って有効な子スレッドを生成することができるという制約を課したマルチスレッド実行方法をフォーク1回モデルと呼ぶ。フォーク1回モデルでは、スレッド管理の大幅な簡略化が可能となり、現実的なハードウェア規模でスレッド管理部のハードウェア化が実現できる。本発明はこのようなフォーク1回モデルを前提とする。

- 40 【0006】ここで、フォーク命令時、子スレッドを生成できる空きのプロセッサが存在しない場合、従来は次の2通りの方法の何れかを採用している。
 - (1)親スレッドを実行しているプロセッサは、子スレッドを生成できる空きのプロセッサが生じるまで、フォーク命令の実行をウエイトする。
- (2) 親スレッドを実行しているプロセッサは、フォーク点におけるレジスタファイルの内容(フォーク先アドレス及びレジスタ内容)を裏面の物理レジスタに保存して親スレッドの後続処理を続行する。裏面の物理レジス タに保存されたレジスタファイルの内容は、子スレッド

を生成できる空きのプロセッサが生じた時点で参照され、子スレッドが生成される。

【0007】親スレッドが子スレッドを生成し、子スレ ッドに所定の処理を行わせるには、親スレッドのフォー ク点におけるレジスタファイル中のレジスタのうち少な くとも子スレッドで必要なレジスタの値を親スレッドか ら子スレッドに引き渡す必要がある。このスレッド間の データ引き渡しコストを削減するために、文献2及び3 では、スレッド生成時のレジスタ値継承機構をハードウ ェア的に備えている。これは、スレッド生成時に親スレ ッドのレジスタファイルの内容を子スレッドに全てコピ ーするものである。子スレッド生成後は、親スレッドと 子スレッドのレジスタ値の変更は独立となり、レジスタ を用いたスレッド間のデータの引き渡しは行われない。 スレッド間のデータ引き渡しに関する他の従来技術とし ては、レジスタの値を命令によりレジスタ単位で個別に 転送する機構を備えた並列プロセッサシステムも提案さ れている。

【0008】その他、文献2に記載のMUSCATでは、スレッド間の同期命令など、スレッドの並列動作を 20 柔軟に制御するための専用命令が数多く用意されている。

[0009]

【発明が解決しようとする課題】上述したように従来のマルチスレッド実行方法においては、子スレッドを生成できる空きのプロセッサが存在しない場合、空きのプロセッサが生じるまで親スレッドのフォーク命令の実行をウエイトしているため、場合によっては長時間待たされ、処理効率が極端に低下するという課題がある。

【0010】この処理停止による処理効率の低下を改善 するため、フォーク点におけるレジスタファイルの内容 を裏面の物理レジスタに保存して親スレッドの処理の続 行を可能にする方法では、各プロセッサ毎に表裏の少な くとも2面のレジスタファイルが必要になる。1つのレ ジスタファイルに例えば32ビットのレジスタが32個 収納されているとすると、1プロセッサ当たり32×3 2ビットのメモリが必要になり、1チップにn個のプロ セッサを集積化したオンチップ並列プロセッサでは無視 できないハードウェア量の増加となる。また、単にハー ドウェア量の増加だけでなく、オペレーティングシステ ム(OS)によるプロセス切り替え時には裏面の物理レ ジスタも表の物理レジスタと一緒に退避、復元する必要 があるため、プロセス切り替え時の処理量が増大し、プ ロセス切り替え時のオーバヘッドの増大による性能の低 下を招く。

【0011】また上述した従来のマルチスレッド実行方法においては、スレッドを終了させるためには必ずターム命令を子スレッドの開始点の直前に記述しておく必要がある。ターム命令は1スレッド当たり1個必要になるため、1つのスレッドに含まれる命令数が少ない細粒度 50

10

ひとなる

スレッドほど、全命令数に占めるターム命令の割合が多くなる。ターム命令も他の命令と同様に命令メモリに格納されてフェッチの対象となるため、命令メモリのハードウェア量の増加、命令フェッチ数の増加による処理性能の低下が問題となる。

【0012】本発明はこのような従来の問題点を解決したものであり、その目的は、多数のレジスタファイルを持つことによるハードウェア量の増加、OSのプロセス切り替え時におけるオーバヘッドの増大を防止しつつ、親スレッドのフォーク命令時点で子スレッドを生成できる空きのプロセッサが存在しない場合でも処理の中断無しにプログラムの処理を支障なく遂行できる新規なマルチスレッド実行方法及び並列プロセッサシステムを提供することにある。

【0013】また本発明の別の目的は、スレッドを終了させるためのターム命令を削減することにより命令メモリに必要な容量を削減し、また命令フェッチ数の削減による処理性能の向上を図ることにある。

[0014]

び 【課題を解決するための手段】本発明は、単一のプログラムを複数のスレッドに分割し複数のプロセッサで並列に実行する際、親スレッド中のフォーク命令による他プロセッサへの子スレッドのフォーク可能性を判定し、フォーク可能ならば子スレッドをフォークし、フォーク不可能ならば親スレッドを実行しているプロセッサでフォーク命令以降の後続命令を引き続き実行した後に子スレッドの命令群を実行することを基本とする。

【0015】より具体的には、第1の発明は、親スレッド中のフォーク命令による子スレッドのフォーク可能性の判定を、子スレッドの実行を開始できる他のプロセッサが存在するか否かによって、フォーク命令の時点でのみ実施し、可能ならばフォークし、その時点でフォーク不可能であれば当該子スレッドのフォークは断念して、子スレッドの命令群は親スレッドを実行しているプロセッサで実行する。

【0016】また、第2の発明は、フォーク可能性の判定を子スレッドの実行を開始できる他のプロセッサが存在するか否かによってフォーク命令の時点で判定し、可能ならばフォークし、その時点でフォーク不可能であってもフォークを即断念せずに保留し、フォーク命令以降の後続命令の処理と並行して、親スレッドのレジスタファイルが更新される前に子スレッドの実行を開始できる他のプロセッサが生じたか否かによってフォーク可能性の判定を続け、フォーク可能となった時点でフォークし、最終的にフォーク不可能ならば当該子スレッドのフォークは断念して、子スレッドの命令群は親スレッドを実行しているプロセッサで実行する。

【0017】また、第3の発明は、フォーク可能性の判定を子スレッドの実行を開始できる他のプロセッサが存在するか否かによってフォーク命令の時点で判定し、可

能ならばフォークし、その時点でフォーク不可能であってもフォークは即断念せずに保留し、フォーク命令以降の後続命令の処理と並行して、親スレッドのレジスタファイル中のレジスタのうち子スレッドに継承すべきレジスタが更新される前に子スレッドの実行を開始できる他のプロセッサが生じたか否かによってフォーク可能性の判定を続け、フォーク可能となった時点でフォークし、最終的にフォーク不可能ならば当該子スレッドのフォークは断念して、子スレッドの命令群は親スレッドを実行しているプロセッサで実行する。

【0018】また、第4の発明は、子スレッドのフォークが行われたときに親スレッドを実行するプロセッサに設けたフォークドビットをセットし、フォークドビットがセットされたプロセッサで実行中のスレッドのターム命令は有効化し、フォークドビットがセットされないプロセッサで実行中のスレッドのターム命令は無効化する。

【0019】また、第5の発明は、親スレッドのフォーク命令の時点でフォーク先アドレスを親スレッドを実行するプロセッサに設けたレジスタに保存し、子スレッドのフォークが行われたときに親スレッドを実行するプロセッサに設けたフォークドビットをセットし、フォークドビットがセットされており且つプログラムカウンタの値がレジスタに保存されたフォーク先アドレスと一致したプロセッサはスレッドの処理を終了する。

[0020]

【作用】本発明にあっては、親スレッド中のフォーク命令による他プロセッサへの子スレッドのフォーク可能性を判定し、フォーク不可能ならば、親スレッドを実行しているプロセッサで後続命令を引き続き実行するため、処理が中断することがなく、また、親スレッドの後続命令を実行した後に子スレッドの命令群を実行するため、プログラムの処理を支障なく遂行でき、更に、子スレッドの処理を親スレッドと同じプロセッサで行うため、裏面のレジスタファイルにフォーク点のレジスタファイルの内容を退避しておく必要がなくなり、多数のレジスタファイルを持つことによるハードウェア量の増加、OSのプロセス切り替え時におけるオーバヘッドの増大を防止できる。

【0021】以下、図22(a)に示した3つのスレッドA、B、Cに分割された単一のプログラムを例に本発明の作用を説明する。

【0022】(1)第1の発明

図1 (a) に示すように、1つのプロセッサPE1にスレッドAを実行させ、プロセッサPE1でスレッドAを実行しているときにフォーク命令に実行が差しかかると、子スレッドBの実行を開始することができる他プロセッサが存在するか否かが判定される。図1 (a) では、そのようなプロセッサが存在しないため、当該フォーク命令は無効化され、後続命令の処理が引き続き実行 50

され、且つ、スレッドAの処理後に引き続きスレッドBの処理が開始される。同様に、図1 (a)ではスレッドBのフォーク命令の実行が不可能であるため、そのフォーク命令は無効化されて後続命令の処理が引き続き実行され、その後にスレッドCの処理が実行されている。この場合のスレッドの実行シーケンスは、 $A \rightarrow B \rightarrow C$ であり、図22 (b)で説明した単一のプロセッサによる逐次実行順序と同じであり、プログラムの処理は支障なく遂行できる。

10 【0023】図1(b)は、スレッドAからスレッドBはフォークできたが、スレッドBからスレッドCはフォークできなかった場合の実行シーケンスを示す。この場合、スレッドAを実行していたプロセッサPE1はスレッドBをフォークしたので、スレッドAだけを実行し、プロセッサPE2はスレッドCをフォークできなかったので、スレッドBに引き続きスレッドCを実行する。

【0024】第1の発明では、フォーク命令の時点で子スレッドの実行を開始できる他プロセッサが存在していないと最早フォークは行えないが、第2及び第3の発明のようなレジスタファイルの更新を考慮したフォーク可能性の判定が不要になるため、制御の簡素化およびハードウェア量の削減が可能である。

【0025】(2)第2の発明

図1 (c) に示すように、1つのプロセッサPE1にス レッドAを実行させ、プロセッサPE1でスレッドAを 実行しているときにフォーク命令に実行が差しかかる と、子スレッドBの実行を開始することができる他プロ セッサが存在するか否かが判定される。図1(c)で は、そのようなプロセッサが存在しないため、当該フォ ーク命令は保留され、プロセッサPE1は後続命令の処 理を続行する。そして、スレッドAのレジスタファイル が更新される前に子スレッドBの実行を開始することが できる他プロセッサPE2が生じたため、フォーク可能 と判定され、プロセッサPE2にスレッドBが生成され て実行が開始される。プロセッサPE2ではスレッドB 中のフォーク命令に実行が差しかかると、子スレッドC の実行を開始することができる他プロセッサが存在する か否かが判定される。図1(c)では、そのようなプロ セッサが存在しないため、当該フォーク命令は保留さ

れ、プロセッサPE2は後続命令の処理を続行する。また、図1(c)では、スレッドBのレジスタファイルが 更新される前に子スレッドCの実行を開始することができる他プロセッサが生じなかったため、フォークを断念 し、プロセッサPE2はスレッドBの処理を終了する と、引き続きスレッドCの処理を実行している。

【0026】また、プロセッサPE1において、スレッドAのレジスタファイルが更新される前に子スレッドBの実行を開始することができる他プロセッサが存在しなかった場合はスレッドAに引き続きスレッドBを実行し、またスレッドBの実行中に、スレッドBのレジスタ

ファイルが更新される前に子スレッドCの実行を開始することできる他プロセッサが存在しなかった場合はスレッドBに引き続きスレッドCも実行する。この際のスレッドの実行シーケンスは図1(a)と同じになる。

【0027】この第2の発明では、フォーク命令の時点でフォークできなくても、レジスタファイルが更新される前に子スレッドの実行を開始できる他プロセッサが生じるとフォークを行うため、第1の発明に比べてフォークされる可能性が高まり、スレッド実行の並列度が向上する。

【0028】(3)第3の発明

図1 (d) に示すように、1つのプロセッサPE1にス レッドAを実行させ、プロセッサPE1でスレッドAを 実行しているときにフォーク命令に実行が差しかかる と、子スレッドBの実行を開始することができる他プロ セッサが存在するか否かが判定される。図1(d)で は、そのようなプロセッサが存在しないため、当該フォ 一ク命令は保留され、プロセッサPE1は後続命令の処 理を続行する。そして、図1(d)では、スレッドAの レジスタファイルのうち子スレッドBに継承すべきレジ 20 スタの値が更新される前に子スレッドBの実行を開始す ることができる他プロセッサPE2が生じたため、フォ ーク可能と判定され、プロセッサPE2にスレッドBが 生成されて実行が開始される。プロセッサPE2ではス レッドB中のフォーク命令に実行が差しかかると、子ス レッドCの実行を開始することができる他プロセッサが 存在するか否かが判定される。図1(d)では、そのよ うなプロセッサが存在しないため、当該フォーク命令は 保留され、プロセッサPE2は後続命令の処理を続行す る。また、図1(d)では、スレッドBのレジスタファ イル中の子スレッドCに継承すべきレジスタの値が更新 される前に子スレッドCの実行を開始することができる 他プロセッサが生じなかったため、フォークを断念し、 プロセッサPE2はスレッドBの処理を終了すると、引 き続きスレッドCの処理を実行している。

【0029】また、プロセッサPE1において、スレッドAのレジスタファイル中の子スレッドBに継承すべきレジスタの値が更新される前に子スレッドBの実行を開始することができる他プロセッサが存在しなかった場合はスレッドAに引き続きスレッドBを実行し、またスレッドBの実行中に、スレッドBのレジスタファイル中の子スレッドCに継承すべきレジスタの値が更新される前に子スレッドCの実行を開始することできる他プロセッサが存在しなかった場合はスレッドBに引き続きスレッドCも実行する。この際のスレッドの実行シーケンスは図1(a)と同じになる。

【0030】この第3の発明では、親スレッドのレジスタファイルの更新があっても、その更新が子スレッドに継承すべきレジスタでなければフォークを行うため、第2の発明に比べてフォークされる可能性をより高めるこ

とができ、従ってスレッド実行の並列度をより向上する ことができる。

【0031】(4)第4の発明

この第4の発明では、従来と同様に子スレッドの開始点の直前にターム命令が置かれる。図1(b)、(c)、(d)において、プロセッサPE1では親スレッドAから子スレッドBをフォークしたのでフォークドビットがセットされる。他方、プロセッサPE2では親スレッドBから子スレッドCをフォークしなかったのでフォークドビットはセットされない。このため、プロセッサPE1では、子スレッドBの開始点の直前のターム命令は有効になり、親スレッドAの実行によりスレッドの処理を終了する。他方、プロセッサPE2では、子スレッドCの開始点の直前のターム命令は無効化され、これによりスレッドの処理を停止することなく親スレッドBの実行後に子スレッドCの命令群の実行が開始される。

【0032】(5)第5の発明

この第5の発明では、従来と異なり子スレッドの開始点 の直前にはターム命令は存在しない。図1(b)、

(c)、(d)において、プロセッサPE1はスレッド Aのフォーク命令の時点でフォーク先アドレス(スレッ ドBの開始アドレス) をレジスタに保存し、親スレッド Aから子スレッドBをフォークしたのでフォークドビッ トがセットされる。他方、プロセッサPE2はスレッド Bのフォーク命令の時点でフォーク先アドレス(スレッ ドCの開始アドレス)をレジスタに保存するが、親スレ ッドBから子スレッドCをフォークしなかったのでフォ ークドビットはセットされない。このため、プロセッサ PE1では、プログラムカウンタの値がレジスタに保存 されたフォーク先アドレス(スレッドBの開始アドレ ス) と一致した時点でスレッドの処理を終了する。他 方、プロセッサPE2では、プログラムカウンタの値が レジスタに保存されたフォーク先アドレス(スレッドB の開始アドレス)と一致してもスレッドの処理は終了せ ず、子スレッドCの命令群の処理へと進む。

【0033】なお、本発明においては、親スレッドから 子スレッドへのフォーク時におけるレジスタの値の継承 は、フォーク命令時点の親スレッドのレジスタファイル のうち少なくとも子スレッドで必要なレジスタだけを対 象とすれば足りる。このための具体的なレジスタ継承機 構としては、文献2及び文献3に記載されるようにスレッド生成時に親スレッドのレジスタファイルの内容すべ てを子スレッドのレジスタファイルにコピーするもので あっても良いし、レジスタ転送量の削減を図るために必 要なレジスタの値だけを命令によりレジスタ単位で個別 に転送するものであっても良い。

[0034]

【発明の実施の形態】次に本発明の実施の形態の例について図面を参照して詳細に説明する。

50 [0035]

【第1の実施の形態】図2を参照すると、本発明の並列 プロセッサシステムの一例は、4スレッド並列実行型プ ロセッサであり、4個のプロセッサ1-i(i=0~ 3) が信号線2-iによってスレッド管理部3に接続さ れると共に、信号線4-iによって共有のメモリ5に接 続されている。また、プロセッサ1-i相互間は通信バ ス6で接続されている。この例では、4スレッド並列実 行型プロセッサを取り上げたが、8スレッドや16スレ ッドの並列実行型プロセッサ等、一般にn(≥2)スレ ッド並列実行型プロセッサに対して本発明は適用可能で ある。全てのプロセッサ1-i、メモリ5及びスレッド 管理部3はクロックに同期して動作する。また、好まし くは、全てのプロセッサ1-iはメモリ5及びスレッド 管理部3と共に1つの半導体チップ上に集積化される。

【0036】各プロセッサ1-iは、プログラムカウン タ(以下、PCと称す)及びレジスタファイルを独立に 有し、PCに従って、メモリ5中のスレッドの命令を同 時にフェッチ、解釈、実行する機能を有している。各プ ロセッサ1-iにおけるスレッドの実行は、スレッド管 理部3から信号線2-iを通じてターゲットPC値を伴 うスレッド開始要求7 c が送信された時点で開始され る。スレッドの実行を終了したプロセッサ1-iは、ス レッド管理部3に対して信号線2-iを通じてスレッド 終了通知7dを送信する。このスレッド終了通知7dが スレッド管理部3で受理された時点で、当該プロセッサ 1-iはフリー状態として管理され、新たなスレッドの 実行を当該プロセッサ1-iに開始させることができ る。

【0037】各プロセッサ1-iは、実行中の親スレッ ドに存在するフォーク命令によって他のプロセッサ1j (i≠j) に子スレッドをフォークすることができ る。その際、プロセッサ1-iは、信号線2-iを通じ てスレッド管理部3に対し、子スレッドのフォーク先ア ドレス (開始 P C 値) を伴うフォーク要求 7 a を送信す る。スレッド管理部3は、フォーク要求7aを受信する と、子スレッドの実行を開始できる他のプロセッサ1-うが存在するか否かを調べ、存在すれば当該他のプロセ ッサ1-jに対してフォーク先アドレスを伴うスレッド 開始要求7cを送信する一方、フォーク要求元のプロセ ッサ1-iに対しては、当該他のプロセッサ1-jの番 号を指定したフォーク応答7bを返却する。この時点で 初めてフォークが行われたことになり、フォーク応答7 bを受信したプロセッサ1-iは、フォーク先のプロセ ッサ1-jのレジスタファイルに対して、親スレッドの レジスタファイルの全内容を通信バス6を通じてコピー するか、当該子スレッドで必要なレジスタの値だけをコ ピーすることにより、レジスタ継承を行う。

【0038】他方、子スレッドの実行を開始できる他の プロセッサが存在しなかった場合、スレッド管理部3 は、今回のフォーク要求7aを廃棄する。これにより前 50 サ11は、何れかのプロセッサ1-iからスレッド終了

記フォーク命令は無効化される。

【0039】図3を参照すると、スレッド管理部3の一 例は、スレッド管理シーケンサ11とプロセッサ状態テ ーブル12とから構成される。プロセッサ状態テーブル 12は、プロセッサ1-iと1対1に対応するエントリ 13-iを有する。個々のエントリ13-iは、対応す るプロセッサ1-iがビジー状態か、フリー状態かを記 録するために使用される。スレッド管理シーケンサ11 は、このプロセッサ状態テーブル12を用いて各プロセ ッサ1-iにおけるスレッド生成、スレッド終了を管理 する。プロセッサ1-iからフォーク要求7a、スレッ ド終了通知7 dを受信した際のスレッド管理シーケンサ 11の処理例を図4及び図5に示す。

【0040】図4を参照すると、スレッド管理シーケン サ11は、或るクロックのタイミングで何れかのプロセ ッサ1-iからフォーク要求7aを受信すると、子スレ ッドの実行を開始できるプロセッサが存在するか否かを プロセッサ状態テーブル12を参照して調べる(ステッ プS1)。文献1~3に記載されるように、スレッド管 理の簡便化のためにプロセッサ1-iから子スレッドを フォークできるプロセッサを、プロセッサ1-iの一方 の隣接プロセッサ(プロセッサ1-0はプロセッサ1-1、プロセッサ1-1はプロセッサ1-2、プロセッサ 1-2はプロセッサ1-3、プロセッサ1-3はプロセ ッサ1-0)に限定したモデル(このようなモデルを以 下、リング型フォークモデルと称す)では、プロセッサ 状態テーブル12におけるプロセッサ1-iに隣接する プロセッサ1-jに対応するエントリ13-jを参照 し、フリー状態であれば子スレッドの実行を開始できる プロセッサが存在すると判定でき、ビジー状態であれば そのようなプロセッサは存在しないと判定できる。

【0041】子スレッドの実行を開始できるプロセッサ 1-jが存在した場合、スレッド管理シーケンサ11 は、プロセッサ状態テーブル12における当該プロセッ サ1-jに対応するエントリ13-jをフリー状態から ビジー状態に更新し(ステップS2)、フォーク要求7 aに付随するフォーク先アドレスを添えたスレッド開始 要求7cをフォーク先プロセッサ1-jに送信すると共 に、要求元のプロセッサ1-iに対してフォーク先プロ セッサ1-jを指定したフォーク応答7bを返却する (ステップS3)。リング型フォークモデルでは、フォ

ーク先プロセッサは事前に特定されるので、フォーク応 答7bでフォーク先プロセッサ1-jを指定する必要は ない。

【0042】他方、子スレッドの実行を開始できるプロ セッサ1-jが存在しなかった場合、スレッド管理シー ケンサ11は、当該フォーク要求7aを破棄する(ステ ップS4)。

【0043】図5を参照すると、スレッド管理シーケン

通知 7 d を受信すると、プロセッサ管理テーブル 1 2 c おける当該プロセッサ 1 - i に対応するエントリ 1 3 - i をピジー状態からフリー状態に更新する(ステップ 1 1) 。

【0044】図6を参照すると、各々のプロセッサ1-iは、スレッド管理部3から送信されたスレッド開始要求7cに付随する開始アドレス値がセットされ、その後に適宜歩進されるPC21と、PC21に従ってメモリ5からスレッドの命令をフェッチする命令フェッチュニット22と、フェッチされた命令をデコードし、実行する実行ユニット23と、汎用レジスタ24-0~24-mの集合であるレジスタファイル25と、フォークたりであるレジスタ転送ユニット26と、フォーク命令実行時に実行ユニット23からスレッド管理が3に送信されたフォークたアドレスを伴うフォークにであるフォークドビット27の値は実行ユニット23に入力されている。

【0045】実行ユニット23は、スレッド中のターム 20 命令のデコード時、フォークドビット27がセットされ ているか否かを判別し、セットされているときは当該タ ーム命令を有効に実行することによりスレッドの処理を 終了する。この際、スレッド管理部3に対してスレッド 終了通知7dを送信する。他方、フォークドピット27 がセットされていないときは当該ターム命令を無効化 し、PC21に従って後続命令の処理を続行する。ま た、レジスタ転送ユニット26は、フォークドビット2 7がセットされるタイミングでフォーク先プロセッサへ のレジスタ転送を開始する。レジスタ転送ユニット26 は、例えば、通信バス6のバス幅によって一度に転送で きる数のレジスタ毎に、レジスタファイル25のレジス 夕の値とレジスタ番号(レジスタアドレス)とをフォー ク先プロセッサのレジスタファイルへ送信し、受信側の レジスタファイル25では該当するレジスタを書き換え る。

【0046】次に本実施の形態にかかるマルチスレッド 実行方法の動作を、スレッドの開始から終了までのプロセッサ1-i及びスレッド管理部3の処理の一例を示す 図7のフローチャートを参照して説明する。

【0047】スレッド管理部3からのスレッド開始要求7cに基づき、プロセッサ1-iで1つのスレッドの実行が開始される際、当該プロセッサ1-iのフォークドビット27がリセットされ(ステップS21)、スレッドの命令のフェッチ、デコード、実行が以後継続して実行される(ステップS22)。図7では、スレッド中の命令のうち、ターム命令とフォーク命令について特に注目して処理の概要を例示してある。

【0048】実行ユニット23でデコードされた命令が フォーク命令の場合(ステップS24でYES)、実行

ユニット23はフォーク先アドレスを指定したフォーク 要求7aをスレッド管理部3に送信し、スレッド管理部 3は前述したようにして子スレッドの実行を開始できる フリー状態の他プロセッサ1-jが存在するか否かを調 べる(ステップS25)。フリー状態の他プロセッサ1 - j が存在した場合、スレッド管理部3は前述したよう にプロセッサ1-iのフォークドビット27をセットす ると同時に他プロセッサ1-jに対してスレッド開始要 求7cを送出することで子スレッドをフォークする(ス テップS26)。この際、プロセッサ1-iのレジスタ 転送ユニット26は、レジスタファイル25の内容を通 信バス6経由でプロセッサ1-jへ送信し、プロセッサ 1-jのレジスタファイル25に書き込む。他方、子ス レッドの実行を開始できる他プロセッサが存在しなかっ た場合、スレッド管理部3はプロセッサ1-iから送信 されたフォーク要求7aを廃棄することでフォーク命令 を無効化する。プロセッサ1-iではフォーク命令の実 行後、PC21に従って次の命令の実行を継続する(ス テップS22)。

18

 【0049】実行ユニット23でデコードされた命令が ターム命令の場合(ステップS23でYES)、実行ユニット23はフォークドビット27がセットされていれば(ステップS27でYES)、当該ターム命令を実行することによりスレッドの処理を終了する(ステップS28)。しかし、フォークドビット27がセットされていなければ、当該ターム命令を無効化し、PC21に従って次の命令の実行を継続する(ステップS22)。

【0050】リング型フォークモデルに適用した本実施 の形態にかかるマルチスレッド実行方法の実行シーケン スの一例を図8に示す。図8では、プロセッサ#0から その隣接プロセッサ#1に、プロセッサ#1からその隣 接プロセッサ#2に、プロセッサ#2からその隣接プロ セッサ#3にそれぞれ子スレッドをフォークしている。 また、プロセッサ#3のフォーク点でプロセッサ#0が フリー状態となっているため、プロセッサ#3からプロ セッサ#0への子スレッドのフォークも成功している。 しかし、このプロセッサ#0に新たに生成されたスレッ ドのフォーク点では、隣接プロセッサ#1がビジー状態 であるためフォークは不可能であり、フォークはスキッ プ(無効化)されている。このため、プロセッサ#0は 当該スレッドのターム命令をスキップ (無効化) し、本 来は隣接プロセッサ#1で行うべき子スレッドを自身で 実行している。

【0051】次に、本実施の形態にかかるマルチスレッド実行方法で実行される並列化プログラムの生成方法について説明する。

【0052】図9を参照すると、コンパイラ41は、逐次処理プログラム42を入力し、制御及びデータフロー解析部44によって逐次処理プログラム42の制御フロー及びデータフローを解析して、基本プロック或いは複

数の基本プロックを並列化の単位、すなわちスレッドに分割し、次いで並列化コード挿入部45によって並列化のためのコードを挿入して、複数のスレッドに分割された並列化プログラム43を生成して出力する。本発明では、並列化プログラム43中の各スレッドはその生存中に高々1回に限って有効な子スレッドを生成するというフォーク1回制限を並列化プログラム43において静的に保証している。

【0053】並列化コードとしては、フォーク命令、ターム命令などがある。本実施の形態では並列化プログラムの生成時に、フォーク点にフォーク命令が挿入され、且つ子スレッドの開始点の直前にターム命令が挿入される。また、前述したように本実施の形態では、フォーク不可能ならばフォーク命令が無効化され、フォーク命令が無効化されたときには対応するターム命令も無効化されるため、コンパイラ41は、フォーク命令、ターム命令がたとえ無効化されても逐次処理プログラム42と等価な処理が行える並列化プログラム43を生成する。一般に、並列化プログラム43中のフォーク命令及びターム命令を全て取り除いた状態の制御フローが逐次処理プログラム42の制御フローと等価であれば、逐次処理プログラム42の動作を保証できる並列化プログラム43となる。

【0054】図10(a)に逐次処理プログラム42の一例を示す。この例の逐次処理プログラム42は、米国MIPS Technology INC. 社のRIS Cプロセッサの命令セットを用いて記述されており、レジスタr14に5を加算し(addu)、レジスタr16の指し示すアドレスにレジスタr14の内容をストアし(sw)、レジスタr16の指し示すアドレス+4の内容をレジスタr1にロードし(lw)、ループを実行するよう記述されている。このループでは、 $__$ funcを開始アドレスとする関数呼び出しを行い(jal)、レジスタr1の値を $_$ 1し(sub)、レジスタr1とレジスタr0(常に0)を比較し等しくなければ $_$ 1oopへ分岐する(bne)、処理を記述してある。

【0055】図10(b)に図10(a)の逐次処理プログラム42をコンパイラ41がコンパイルして生成した並列化プログラム43の一例を示す。この例では、addu命令の直前に、__th1をフォーク先アドレスとする1つのフォーク命令(fork)が挿入され、このフォーク先アドレス__th1の直前にターム命令(term)が挿入されている。また、この子スレッド中に__th2をフォーク先アドレスとする1つのフォーク命令が挿入され、このフォーク先アドレス__th2の直前にターム命令が挿入されている。

【0056】図10(b)の並列化プログラム43からフォーク命令及びターム命令を全て除去すると、図10(a)の逐次処理プログラム42と同じ制御フローのプログラムとなり、フォーク命令、ターム命令が無効化さ

れても逐次処理プログラム42で遂行される処理が保証される並列化プログラムとなっているのが分かる。

【0057】なお、図10(b)の並列化プログラム43には、親スレッドのレジスタファイル中のレジスタのうち、子スレッドに継承すべきレジスタの情報が含まれていない為、子スレッドのフォーク時には親スレッドのレジスタファイルの内容を全て転送することになる。勿論、後述する第3の実施の形態と同様に子スレッドに継承すべきレジスタをコンパイル時に解析して並列化プログラム43に継承レジスタの情報を記述しておき、子スレッドのフォーク時に親スレッドのレジスタファイルの内容のうち子スレッドで必要なレジスタだけを転送するように構成することも可能である。

[0058]

【第2の実施の形態】本実施の形態は、並列化プログラム中のターム命令を不要にした点で第1の実施の形態と相違する。以下、第1の実施の形態との相違点を中心に本実施の形態を説明する。

【0059】図11を参照すると、本実施の形態における並列プロセッサシステムの各々のプロセッサ1-i は、図6に示した構成に加えて、実行ユニット23からスレッド管理部3に送信されるスレッド要求7aに付随するフォーク先アドレスを保存するレジスタ28と、PC21の値がレジスタ28に保存されたフォーク先アドレスと一致するか否かを判定する一致回路29と、フォークドビット27及び一致回路29の出力の論理積出力を実行ユニット23に出力するアンドゲート30とを含んで構成されている。

【0060】実行ユニット23は、フォークドビット27がセットされている状態においてPC21の値がレジスタ28に保存されたフォーク先アドレスと一致することによりアンドゲート30の出力が論理"1"になると、スレッドの処理を終了し、スレッド管理部3に対してスレッド終了通知7dを送信する。PC21の値がレジスタ28に保存されたフォーク先アドレスと一致しても、フォークドビット27がセットされていなければ、アンドゲート30の出力は論理"1"にならないため、実行ユニット23はPC21に従って命令の実行を継続する。

40 【0061】本実施の形態におけるスレッドの開始から終了までのプロセッサ1-i及びスレッド管理部3の処理の一例を図12に示す。図7との相違点はステップS31、S32である。

【0062】実行ユニット23でデコードされた命令がフォーク命令の場合(ステップS24でYES)、実行ユニット23はフォーク命令で指定されたフォーク先アドレスをレジスタ28に保存し(ステップS32)、このレジスタ28の出力を伴ってフォーク要求7aがスレッド管理部3に送信される。スレッド管理部3は第1の 実施の形態と同様に子スレッドの実行を開始できるフリ

ー状態の他プロセッサ1-jが存在すれば(ステップS25でYES)、プロセッサ1-iのフォークドビット27をセットすると同時に他プロセッサ1-jに対してスレッド開始要求7cを送出することで子スレッドをフォークする(ステップS26)。他方、子スレッドの実行を開始できる他プロセッサが存在しなかった場合、スレッド管理部3はプロセッサ1-iから送信されたフォーク要求7aを廃棄することでフォーク命令を無効化する。

【0063】プロセッサ1-iで命令の実行が進み、PC21の値がレジスタ28に保存されたフォーク先アドレスに一致すると(ステップS31でYES)、フォークドビット27がセットされていれば(ステップS27でYES)、アンドゲート30の出力が論理"1"となり、実行ユニット23に割り込みがかかり、当該プロセッサ1-iはスレッドの処理を終了する(ステップS28)。しかし、フォークドビット27がセットされていなければ、PC21に従って命令の実行、つまり子スレッド命令群を継続して実行することになる(ステップS22)。

【0064】上述したように本実施の形態にかかるマルチスレッド実行方法では、並列化プログラム中のターム命令が不要になるため、図9のコンパイラ41における並列化コード挿入部45は、子スレッドの開始点の直前にターム命令は挿入しない。図13に、図10(a)の逐次処理プログラム42を本実施の形態にかかるマルチスレッド実行方法向けに生成した並列化プログラム43の一例を示す。図10(b)の並列化プログラムの子スレッドの開始点(-th1、-th2)の直前に挿入されていたターム命令は、図13の並列化プログラムでは省略されている。

[0065]

【第3の実施の形態】第1及び第2の実施の形態では、 親スレッドのフォーク点でフォーク可能でなければフォ ークを即断念したが、本実施の形態では、親スレッドの レジスタファイルが更新される前に子スレッドの実行を 開始できる他プロセッサが生じるとフォークを行う。以 下、第2の実施の形態との相違点を中心に本実施の形態 を説明する。

【0066】図14を参照すると、本実施の形態におけ 40 る並列プロセッサシステムの各々のプロセッサ1-i は、図11に示した構成に加えて、フォーク有効ビット31を含んで構成されている。フォーク有効ビット31 は、実行ユニット23がフォーク命令を実行したときに出力するフォーク信号37でセットされ、スレッド管理部3から受信されるフォーク応答7b及び実行ユニット23が親スレッドのレジスタファイル25中の何れかのレジスタを更新したときに出力するレジスタ更新信号33によってリセットされる。フォーク有効ビット31の出力がスレッド管理部3に対するフォーク要求7aとな50

り、フォーク有効ビット31がセットされている間、フォーク要求7aが送出し続けられる。

【0067】前述の図4を参照すると、スレッド管理部3のスレッド管理シーケンサ11は、或るクロックのタイミングでプロセッサ1-iからフォーク要求7aを受信した際、子スレッドの実行を開始できるプロセッサが存在しないとき(ステップS1でNO)、当該フォーク要求7aは破棄したが、前述したように、プロセッサ1-iはフォーク有効ビット31がセットされている間、

10 フォーク要求 7 a を送出し続けているので、次回のクロックのタイミングでスレッド管理部 3 がプロセッサ 1 ーi からフォーク要求 7 a を再び受信することになり、図4の処理が繰り返される。即ち、フォーク点でフォーク不可能な場合、フォーク命令は保留にされ、フォーク可能となった時点で実行されることになる。、

【0068】次に本実施の形態にかかるマルチスレッド 実行方法の動作を、スレッドの開始から終了までのプロセッサ1-i及びスレッド管理部3の処理の概要を示す 図15のフローチャートを参照して説明する。

【0069】スレッド管理部3からのスレッド開始要求 20 7 c に基づき、プロセッサ 1 - i で 1 つのスレッドの実 行が開始される際、当該プロセッサ1-iのフォーク有 効ビット31及びフォークドピット27がリセットされ (ステップS41)、スレッドの命令のフェッチ、デコ ード、実行が以後継続して実行される(ステップS4 2)。図15では、スレッドの終了に関する処理とフォ ーク命令の処理について特にその概要を例示してある。 【0070】実行ユニット23でデコードされた命令が フォーク命令の場合(ステップS44でYES)、実行 ユニット23はフォーク先アドレスをレジスタ28に保 存すると共にフォーク信号37を出力してフォーク有効 ビット31をセットする(ステップS45)。また、実 行ユニット23はレジスタファイル25中の何れかのレ ジスタを更新すると(ステップS46でYES)、レジ スタ更新信号33を出力してフォーク有効ビット31を リセットする(ステップS47)。従って、プロセッサ 1-iからは、フォーク命令実行時点からレジスタファ イル25が最初に更新される迄の期間中、フォーク要求 7 a がスレッド管理部3に送出し続けられる。

40 【0071】スレッド管理部3は、或るクロックのタイミングでプロセッサ1-iからフォーク要求7aを受信すると、図4に示したように、子スレッドの実行を開始できるフリー状態の他プロセッサ1-jが存在するかであるにはプロセッサ状態テーブル12を前述したように更新し(ステップS2)、プロセッサ1-iにフォーク応答7bを送信すると同時に他プロセッサ1-jに対してスレッド開始要求7cを送出することで子スレッドをフォークする(ステップS3)。プロセッサ1-iに出されたフォーク応答7bによって、フ

ォークドビット27がセットされ、フォーク有効ビット 31はリセットされる。他方、子スレッドの実行を開始 できる他プロセッサが存在しなかった場合(ステップS 1でNO)、スレッド管理部3は今回のプロセッサ1iから送信されたフォーク要求7aを破棄して図4の処 理を終了するが、前述したようにプロセッサ1-iから はフォーク要求7aが送出し続けられている。図15の ステップS51~S53は以上のような処理を別の観点 でフローチャート化したものであり、プロセッサ1-i のフォーク有効ビット31がセットされ且つフリー状態 のプロセッサ1-jが存在していれば、子スレッドのフ ォークを行い、フォーク要求元プロセッサ1-iのフォ ークドビット27をセットし且つフォーク有効ビット3 1をリセットすることを示している。なお、プロセッサ 1-iでは、レジスタ転送ユニット26によるレジスタ ファイル25の転送中、実行ユニット23からレジスタ ファイル25への書き込みは待たされる。

【0072】なお、第2の実施の形態と同様に、プロセッサ1-iで命令の実行が進み、PC21の値がレジスタ28に保存されたフォーク先アドレスに一致すると(ステップS43でYES)、フォークドビット27がセットされていれば(ステップS48でYES)、アンドゲート30の出力が論理"1"となり、実行ユニット23に割り込みがかかって当該プロセッサ1-iはスレッドの処理を終了する(ステップS49)。

【0073】リング型フォークモデルに適用した本実施 の形態にかかるマルチスレッド実行方法の実行シーケン スの一例を図16に示す。図8とほぼ同じ状況を想定し ており、プロセッサ#3からプロセッサ#0にフォーク されたスレッドのフォーク点Aでは、隣接プロセッサ# 1はビジー状態である。このような状況の場合、第1及 び第2の実施の形態ではフォークを即断念したが、本実 施の形態ではフォーク点Aでフォーク先アドレスをレジ スタ28に保存し、フォークを保留状態とする。フォー ク点Aから下に延びる矢印は、プロセッサ#0において レジスタファイル25が全く更新されていない期間を示 す。図16では、この期間内にプロセッサ#1がフリー 状態になったため、保留されたフォークが実行され、プ ロセッサ#1に子スレッドが生成されている。また、プ ロセッサ#0は子スレッドを生成したため、フォーク先 アドレスに到達するとスレッドの処理を終了している。 【0074】なお、図14に示される各プロセッサ1-1の実行ユニット23が、ターム命令のデコード時、ア ンドゲート30の出力が論理"1"か否かを判別し、論 理"1"ならば当該ターム命令を実行することによりス レッドの処理を終了し、論理"1"でなければ当該ター ム命令を無効化し、PC21に従って後続命令の処理を 続行するように構成すれば、第1の実施の形態と同様 に、子スレッドの開始点の直前にターム命令が挿入され た並列化プログラムを支障なく実施する別の実施の形態 50 が得られる。

[0075]

【第4の実施の形態】第3の実施の形態では、親スレッドのフォーク点でフォーク可能でなければフォークを一旦保留にし、親スレッドのレジスタファイルが更新される前に子スレッドの実行を開始できる他プロセッサが生じなかった場合に当該フォークを断念したが、本実施の形態では、親スレッドのレジスタファイルが更新されても、その更新が子スレッドに継承すべきレジスタでなければフォークを行う。以下、第3の実施の形態との相違点を中心に本実施の形態を説明する。

24

【0076】図17を参照すると、本実施の形態におけ る並列プロセッサシステムの各々のプロセッサ1-i は、図14に示した構成に加えて、レジスタファイル2 5の各レジスタ24-k(k=0~m)に1対1に対応 し、対応するレジスタ24-kが子スレッドへ継承すべ きレジスタであるときに限りセットされるクリエイトビ ット32-kと、各レジスタ24-kに1対1に対応 し、対応するレジスタ24-kのクリエイトピット32 20 - kの出力と実行ユニット23がレジスタ24-kを更 新したときに出力するレジスタ更新信号33-kとを入 カとするアンドゲート34-kと、アンドゲート33kの出力の論理和信号であるフォーク無効信号35を出 カするオアゲート36とを含んで構成されている。そし て、図14のレジスタ更新信号33に代えて、フォーク 無効信号35がフォーク有効ビット31にリセット信号 として出力されている。また、各クリエイトビット32 - kの値がレジスタ転送ユニット26に出力されてお り、レジスタ転送ユニット26はレジスタファイル25 のレジスタ24-kのうち、対応するクリエイトビット 32-kがセットされているレジスタのみをフォーク先 プロセッサのレジスタファイルに転送するように構成さ れている。

【0077】本実施の形態におけるスレッドの開始から終了までのプロセッサ1-i及びスレッド管理部3の処理の概要を図18に示す。図15との相違点はステップ561、562である。

【0078】実行ユニット23でデコードされた命令がフォーク命令の場合(ステップS44でYES)、実行40 ユニット23はフォーク先アドレスをレジスタ28に保存すると共にフォーク信号37を出力してフォーク有効ビット31をセットし、且つ全てのクリエイトビット32-kのセットアップを行う(ステップS61)。即ち、レジスタファイル25のレジスタ24-kのうち、子スレッドに継承すべきレジスタに対応するクリエイトビット32-kはセットし、継承する必要のないレジスタに対応するクリエイトビット32-kはリセットされたままにする。また、実行ユニット23はレジスタファイル25中の何れかのレジスタ24-kを更新すると、その更新したレジスタ24-kに対応するレジスタ更新

25

【0079】スレッド管理部3は、第3の実施の形態と同様の処理を行う。これによって、プロセッサ1-iのレジスタファイル24のレジスタ24-kのうち、子スレッドへ継承すべきレジスタが更新される前に子スレッドの実行を開始できる他プロセッサが生じると、プロセッサ1-iにフォーク応答7bを送信すると同時に他プロセッサ1-jに対してスレッド開始要求7cを送出することで子スレッドをフォークする(ステップS51~53)。フォーク応答7bを受信したプロセッサ1-iのレジスタ転送ユニット26は、レジスタファイル25のレジスタ24-kのうち、対応するクリエイトビット32-kがセットされているレジスタのみをフォーク先プロセッサのレジスタファイルへ転送する。

【0080】なお、第3の実施の形態と同様に、プロセッサ1-iで命令の実行が進み、PC21の値がレジスタ28に保存されたフォーク先アドレスに一致すると(ステップS43でYES)、フォークドビット27がセットされていれば(ステップS48でYES)、アンドゲート30の出力が論理"1"となり、実行ユニット23に割り込みがかかって当該プロセッサ1-iはスレッドの処理を終了する(ステップS49)。

【0081】リング型フォークモデルに適用した本実施の形態にかかるマルチスレッド実行方法の実行シーケンス例は図16と同じようになる。但し、フォーク点Aから下に延びる矢印は、本実施の形態ではプロセッサ#0においてレジスタファイル25のうち子スレッドに継承すべきレジスタが全く更新されていない期間となり、その分だけフォーク可能期間が延長される。

【0082】本実施の形態では、親スレッドのフォーク点で子スレッドへ継承すべきレジスタが判明している必要がある。このため、図9に示したコンパイラ41における制御及びデータフロー解析部44では、フォークする子スレッド毎に、親スレッドから子スレッドへ継承すべきレジスタを調査し、並列化コード挿入部45ではその調査結果に基づいて、子スレッドへ継承すべきレジスタを指定する記述を並列化プログラム43に挿入する。【0083】図19に、図10(a)の逐次処理プログラム42を本実施の形態にかかるマルチスレッド実行方50

法向けに生成した並列化プログラム 43の一例を示す。 1行目のフォーク命令中の「r1, r16, sp]、 5行目のフォーク命令中の「r1, sp]がそれぞれ子スレッドへ継承すべきレジスタの指定記述である。各プログラム 1-iの実行ユニット 23はフォーク命令のデコード時、このような継承レジスタの指定を解釈し、指定されたレジスタ 24-kに対応するクリエイトビット 32-kのみをセットする。

【0084】図20に、図10(a)の逐次処理プログ ラム42を本実施の形態にかかるマルチスレッド実行方 法向けに生成した並列化プログラム43の別の例を示 す。図19のようにフォーク命令で継承レジスタを指定 する方法では、フォーク命令の命令幅が大きくなるが、 本例では、クリエイト(create)命令という特殊 命令を定義し、このクリエイト命令で子スレッドへ継承 すべきレジスタを指定するため、フォーク命令の命令幅 の増大が抑えられる。但し、クリエイト命令という特殊 命令が追加されるため命令数は増加する。このため、ク リエイト命令が存在しない場合には全レジスタ継承(或 いはシステムで事前に設定された所定のレジスタ群の継 承) としておき、クリエイト命令が存在すればそれで指 定されたレジスタだけを継承するものとして扱う。従っ て、図20の1行目のフォーク命令にはその直前にクリ エイト命令が存在しないので、全レジスタ継承と認識さ れ、6行目のフォーク命令にはその直前にレジスタ r 1、spを指定するクリエイト命令が存在するので、レ ジスタrl、spだけが継承対象となる。

【0085】図21に、図10(a)の逐次処理プログラム42を本実施の形態にかかるマルチスレッド実行方法向けに生成した並列化プログラム43の更に別の例を示す。図20ではフォーク命令の直前にクリエイト命令を挿入したが、本例ではフォーク命令の直後にクリエイト命令を挿入している。フォーク命令の直前にクリエイト命令を挿入すると、逐次動作で実行すべき命令が1命令増えるが、フォーク命令の直後にクリエイト命令を挿入するとフォーク命令をなるべく早く実行することができることによって並列に動作する部分を増やすことができる。

【0086】本実施の形態におけるレジスタ転送ユニット26は、クリエイトビット32-kを参照することにより、親スレッドのレジスタファイル25のうち子スレッドに継承すべきレジスタだけをフォーク先プロセッサのレジスタファイルに転送するようにしたが、別の実施例として、レジスタファイル25の先頭のレジスタから順に所定の順番でレジスタの転送を行うシーケンスを開始し、クリエイトビット32-kがセットされているレジスタの全ての転送が完了した時点で転送シーケンスを停止するようにしても良い。この方法では、子スレッドに継承する必要のないレジスタも転送される場合があるが、転送シーケンスが簡素化される利点がある。勿論、

別の実施例として、クリエイトビット32-kを一切参照せずに常に全レジスタを転送するようにレジスタ転送ユニット26が構成されていても良い。更に、子スレッドに継承すべきレジスタでも、フォーク先プロセッサの当該レジスタの値がフォーク時点で既に親スレッド側と同じ値になっている場合にはあえて転送する必要がない点に着目して、子スレッドに継承すべきレジスタのうち、親スレッド側と異なる値になっているレジスタを検出し、この検出したレジスタだけをレジスタ転送ユニット26からフォーク先プロセッサに転送するようにして10も良い。

【0087】なお、図17に示される各プロセッサ1-iの実行ユニット23が、ターム命令のデコード時、アンドゲート30の出力が論理"1"か否かを判別し、論理"1"ならば当該ターム命令を実行することによりスレッドの処理を終了し、論理"1"でなければ当該ターム命令を無効化し、PC21に従って後続命令の処理を続行するように構成すれば、第1の実施の形態と同様に、子スレッドの開始点の直前にターム命令が挿入された並列化プログラムを支障なく実施する別の実施の形態が得られる。

【0088】以上、本発明を幾つかの実施の形態を挙げて説明したが、本発明は以上の実施の形態にのみ限定されず、その他各種の付加変更が可能である。例えば、前記各実施の形態では、複数のプロセッサに共通にスレッド管理部3を設ける集中スレッド管理型の並列プロセッサシステムに本発明を適用したが、文献1等に記載されるように各プロセッサ毎にスレッド管理部を設ける分散スレッド管理型の並列プロセッサシステムにも本発明は適用可能である。また、プロセッサ相互間を通信バス6によって接続したが、リング型フォークモデルにあっては隣接するプロセッサ間どうしをリング上に通信線で接続する形態の並列プロセッサシステムに対しても本発明は適用可能である。

[0089]

【発明の効果】以上説明したように本発明によれば、多数のレジスタファイルを持つことによるハードウェア量の増加、OSのプロセス切り替え時におけるオーバヘッドの増大を防止しつつ、親スレッドのフォーク命令時点で子スレッドを生成できる空きのプロセッサが存在しな 40 い場合でも処理の中断無しにプログラムの処理を支障なく遂行することができる効果がある。

【0090】また第2の発明によれば、フォーク命令の時点でフォークできなくても、レジスタファイルが更新される前に子スレッドの実行を開始できる他プロセッサが生じるとフォークが可能になるため、第1の発明に比べてフォークできる確率が高まり、スレッド実行の並列度を向上することができる。

【0091】また第3の発明によれば、親スレッドのレジスタファイルの更新があっても、その更新が子スレッ 50

ドに継承すべきレジスタでなければフォークを行うため、第2の発明に比べてフォークできる確率を高めることができ、スレッド実行の並列度をより一層向上することができる。

【0092】また第4の発明によれば、従来と同様に子スレッドの開始点の直前にターム命令が置かれたプログラムを支障なく実行することが可能となる。

【0093】また第5の発明によれば、子スレッドの開始点の直前にターム命令を置く必要がなくなり、ターム命令の削減によってプログラムサイズをコンパクト化でき、命令メモリに必要な容量の削減、命令フェッチ数の削減による処理性能の向上が可能となる。

【図面の簡単な説明】

【図1】本発明の作用の説明図である。

【図2】本発明の並列プロセッサシステムの一例を示す ブロック図である。

【図3】本発明の並列プロセッサシステムにおけるスレッド管理部の構成例を示すプロック図である。

【図4】本発明の並列プロセッサシステムにおけるスレ 20 ッド管理部のスレッド管理シーケンサがプロセッサから フォーク要求を受信した際の処理例を示すフローチャー トである。

【図5】本発明の並列プロセッサシステムにおけるスレッド管理部のスレッド管理シーケンサがプロセッサからスレッド終了通知を受信した際の処理例を示すフローチャートである。

【図 6】本発明の並列プロセッサシステムにおけるプロセッサの構成例を示すプロック図である。

【図7】本発明の並列プロセッサシステムにおけるスレッドの開始から終了までのプロセッサ及びスレッド管理部の処理の一例を示すフローチャートである。

【図8】リング型フォークモデルに適用した本発明のマルチスレッド実行方法の実行シーケンスの一例を示す図である。

【図9】本発明のマルチスレッド実行方法向けの並列化 プログラムを生成するコンパイラの構成例を示すプロッ ク図である。

【図10】逐次処理プログラムとそれから生成された並 列化プログラムの一例を示す図である。

【図11】本発明の並列プロセッサシステムにおけるプロセッサの別の構成例を示すプロック図である。

【図12】本発明の並列プロセッサシステムにおけるスレッドの開始から終了までのプロセッサ及びスレッド管理部の処理の他の例を示すフローチャートである。

【図13】逐次処理プログラムから生成された並列化プログラムの他の例を示す図である。

【図14】本発明の並列プロセッサシステムにおけるプロセッサの更に別の構成例を示すプロック図である。

【図15】本発明の並列プロセッサシステムにおけるスレッドの開始から終了までのプロセッサ及びスレッド管

理部の処理の更に別の例を示すフローチャートである。 【図16】リング型フォークモデルに適用した本発明の マルチスレッド実行方法の実行シーケンスの別の例を示 す図である。

【図17】本発明の並列プロセッサシステムにおけるプロセッサのまた更に別の構成例を示すブロック図である。

【図18】本発明の並列プロセッサシステムにおけるスレッドの開始から終了までのプロセッサ及びスレッド管理部の処理のまた更に別の例を示すフローチャートである。

【図19】逐次処理プログラムから生成された並列化プログラムの更に別の例を示す図である。

【図20】逐次処理プログラムから生成された並列化プログラムのまた更に別の例を示す図である。

【図21】逐次処理プログラムから生成された並列化プログラムの他の例を示す図である。

【図22】従来のマルチスレッド実行方法の処理の概要を示す図である。

【符号の説明】

 $1 - 0 \sim 1 - 3 \cdots プロセッサ$

2-0~2-3…信号線


10 3…スレッド管理部

4-0~4-3…信号線


5…メモリ

6…通信パス


【図1】



[図2]




[図3]



[図5]


【図4】


4】 【図5】




【図6】

[図6]





【図7】



[28] #0 #1 #2 #3

fork


fork

term

skip fork
unless
forkable
skip term




(図9]




【図10】


【図10】



【図11】



【図12】




[図13]

[図13]

_th1 fork addu r14, r14, 5 r14, (r16) rl, 4 (r16) .th1: 1v fork th2 _loop: jal func th2: sub rl, rl, 1 rl, r0, loop bne

【図14】

【図15】




[図20]

fork _th1, addu r14, r14, 5 r14, (r16) th1: r1.4(r16) _loop: create rl, sp fork _th2 jal func _th2: sub rl, rl, 1 rl, r0, _loop [図18]

【図17】

【図18】






【図21】

【図21】		fork	_th1,
		addu	r14, r14, 5
		SW	r14, (r16)
	_th1:	1w	r1,4(r16)
	loop:	fork	_th2
		create	rl, sp
		jal	func
	_th2:	sub	rl, rl, 1
		bne	rl, r0, _loop

【図22】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:				
☐ BLACK BORDERS				
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES				
☐ FADED TEXT OR DRAWING				
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING				
☐ SKEWED/SLANTED IMAGES				
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS				
GRAY SCALE DOCUMENTS				
LINES OR MARKS ON ORIGINAL DOCUMENT				
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY				

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.